Қашықтықтан басқарудың электронды жүйелері

227
П.10-сурет. JK-триггерінің схемасы:
а 
— НЕМЕСЕ —ЕМЕС логикалық элементтерінің төрт шартты белгісін пайдала- 
нумен суреттелген; 
б 
— RS-триггерінің шартты белгісі жəне НЕМЕСЕ — ЕМЕС 
логикалық элементтерінің екі шартты белгісін пайдаланумен бейнеленген
Мысал ретінде қандай да бір объектіні инфрақызыл канал көме- 
гімен қашықтықтан мультибағдарламалық басқару жүйесін қарасты- 
рамыз. Ақпарат тарату көзі ретінде мұндай жүйелерде жарықдиодтар, 
ал қабылдағыш ретінде—фото¬диодтар жиі қолданылады. Ақпаратты 
тарату инфрақызыл канал бойымен жүргізілу жиіліктің кең диапазо- 
нында (өте төменнен бастап) орындалуы мүмкін болатындықтан, моду- 
ляцияны пайдаланудың қажеті жоқ. Дегенмен, көп каналдық байланыс 
кезінде қолданылады. Берілетін жақтан байланыстың алыстығын арт-
П.11-сурет. ТТ-триггер базасында қос есептеуіш схемасы

228
П.12-сурет. Потенциалды (
а
), алдыңғы фронт (
б
), артқы фронт (
в
) бойын- 
ша синхронизациямен D-триггерлерінің шартты белгіcі
тыру үшін паралель қосылған бірнеше жарықдиодтар жиі қолданыла- 
ды. Бұған қарамастан, байланыстың инфрақызыл каналмен қамтамасыз 
етілетін алыстығы көбінесе 10...15 м аспайды. Кедергілердің негізгі көзі 
осы кезе фондық жарықтандыру болып табылады. Бұл кедергілермен 
күресудің негізгі тəсілі күш сəулесімен немесе электр шамдарымен 
фондық жарықтану салыстырмалы түрде баяу өзгереді. Қабылдаушы 
жақта сəйкес келетін сүзгілерді орнату көп жағдайдларда осындай ке- 
дергілердің алдын алуға көмектеседі. Пайдалы басқарылатын сигнал- 
дың уақыт бойынша өзгеру жиілігі (мысалы, импкльстерді қадағалау 
жиілігі) фондық жарықтанудың өзгеруімен байланысты жиіліктерден 
айтарлықтай жоғары болуы шарт.
Инфрақызыл каналдың бұзылуы қабылдау фотодиодтарына жоғары 
қарқындылығы бар күн сəулелері тікелей түскенде орын алуы мүмкін. 
Көбіне осындай байланыс каналдарында ақпаратты беру үшін импул- 
сьтерді кодтық жіберу пайдаланады. Біздің мысалда кодтық импульсті 
модуляциясы бар қайта шифрлаушы сигналдардың қабылдау құрылғы- 
сы пайдаланылсын. Нөлді беру бір импульспен, ал екіншісі - екеуімен 
жүзеге асырылады. Импульстер ұзақтығы жəне олардың арасындағы 
уақыттық интервалдар қатаң белгіленген болуы тиіс. П.14-суретте 
01100 жөнелтімін беруге арналған реттілік көрсетілген.
П.13-сурет. Артқы фонд бойынша синхрондаумен D-триггерінің кірісінде- 
гі жəне шығысындағы сигналдар

229
П.14-сурет. 01100 коды бар импульстер жүйесі
Электр аппараттарын басқару жүйесінің берілетін бөлігі батырма- 
лы басқарудан, ақпаратты беруді кодтау жүйесінен жəне күшейткіштен 
тұрады, оның шығысында жарық диоды болады (П.15-сурет). Қандай 
да бір батырманы басуға байланысты кодтау жүйесі кодты импуль- 
сті модуляцияның көмегімен белгілі бір санды əзірлейді. Импульстер 
реттілігі күшейіп, жарықдиодқа беріледі. Қабылдау құрылғысының 
де¬шифраторы кедергінің əсерін азайту жəне түсетін кодтарды тануға 
арналған. Ол бірнеше логикалық элементті жəне микропроцессорды 
қамтиды (П.16-сурет).
Қабылдау құрылғысының жұмысын барынша толық қарастырайық. 
Үзіліс кезінде дешифратордың 
А 
кірісінде сигнал жоқ (логикалық 
нөл). 
DD1 
жəне 
DD4 
триггерлері 0 күйінде болады. 
DD1 
триггерінің ин- 
верттеуші шығысынан логикалық бірлік 
DD3 
есептегішінің 
L 
кірісіне
түседі жəне оны 0 күйіне қояды.
А кірісіне берілген бірінші импульс, 
DD1 
триггерін 1 күйіне ауы- 
стырады; бұнда 
DD3 
есептеуіші микропроцессордан оның 
CL 
кірісіне 
түсетін импульстерді есептеуді бастайды.
1,1 мс кейін 
СТ 
есептеуіштің кірісінде сигналдың логикалық бір- 
лігі қалыптасады,ол 
DD2 
триггерінің рұқсат етілген кірісіне 
С 
түседі. 
Өйткені дешифратордың 
А 
шығысында бұл уақытта сигнал болмаған- 
дықтан (əрбір импульс ұзақтығы 0,5 мс тең болса), онда 
DD2 
шығысын- 
да логикалық нөл болады. 
DD4 
триггері 1 күйінде болады. Сигналдың 
логикалық бірлігі оның шығысынан 
INT 
микропроцессорына түседі, ол 
бұл сигналды логикалық нөлді қабылдау сигналы ретінде сақтайды.
П.15-сурет. Беруші құрылғының құрылымдық схемасы

230
П.16-сурет. Қабылдау құрылғысы дешифраторының схемасы
Микропроцессор бір мезгілде 
ASK 
шығысынан өз сигналымен 
DD4 
триггерді 0 күйіне орнатады. 5 мс өткеннен кейін төменгі 
DD3 
шығу 
есептеуіші 
DD1 
триггерін 0 күйіне аударатын сигналдың логикалық 
бірлігін қалыптастырады. Нəтижесінде 
DD3 
есептеуіші 0 күйіне ора- 
лады. Дешифратор жаңа импульспен жұмысқа дайын. Барлық қаралған 
кезеңде схема кедергілерге төзімді.
Егер 
А 
кірісіне екі импульс түссе, онда біріншісі жоғарыда сипат- 
талғандай 
DD2 
триггерді ашады, ал екіншісі 
S 
шығысына түседі. Нəти- 
жесінде, 
DD2 
шығысында логикалық сигнал бірлігі пайда болады, ол
П.17-сурет. Дешифратор схемасындағы импульстердің пайда болу тəртібі: 
а 
— дешифратордың А кірісіндегі сигналдар; 
б 
— DD3 есептеуішінің шығысын- 
дағы сигналдар; 
в 
—DD2 триггер шығысындағы сигнал

231
П.18-сурет. IGBT-транзисторын шартты белгілеу 
(
E 
— эмиттер, 
C 
— коллектор, 
G 
— ысырма)
D 
микропроцессор шығысына түседі жəне сигналды қабылдау бірлігі 
ретінде сақталады.
Дешифратор схемасында пайдаланылатын есептеуіш микропроцес- 
сордан шығатын импульстарды санау үшін жəне 1,1 жəне 5,0 мс кейін 
өз шығыстарынан логикалық бірлік сигналдарын беру қажет.
Кейбір элементтерде импульстік сигналдардың пайда болу реті 
17.П-суретінде көрсетілген.
Дешифратордың салыстырмалы күрделігіне жəне шынайы құрылғы- 
ларда болып жатқан процесстерге қарамастан, барлық схема элемент- 
тері бір микросхемаға біріктірілген. Микропроцессордың шығысында 
екілік сандар түрінде дешифраторға сигнал түседі, ол осы санға сəй- 
кес (адрес) шығыстарының бірінен логикалық бірлік сигналын береді. 
Бұл сигнал электр аппараттарының біріне түседі (əдетте қандай да бір 
механикалық түйіспелерсіз электрондық тип), ол қандай да бір объек- 
тілермен басқарылады. Дешифратор өнеркəсіпте микросхемалар түрін- 
де шығарылады.

жүктеу 8,21 Mb.

Достарыңызбен бөлісу: