216
13.12-сурет. Жад регистрі схемасы
13.13-сурет. Шмит триггерінің
схемасы (а) жəне оның сипаттамасы
(б)
Автоматика схемаларында
RS
-триггерлер оның
S
кірісіне
қысқа
мерзімді сигнал беру кезінде қандай да бір атқарушы құрылғының
(мысалы, электрлі қозғалтқыш) қосылуын қамтамасыз ететін аралық
құрылғы ретінде қолданылады. Ажыратылуы
R
кірісіне қысқа мерзімді
сигнал бергеннен кейін жүзеге асады. Қуатты нысандармен басқару
үшін триггердің шығысында күшейткіш болуы керек. Мұндай схемада
триггер техникада кеңінен қолданылатын
релелік қосқыштарды ауы-
стырады.
Триггерлердің өзге қызықты түрі Шмит триггері болып табылады.
Ол екі тізбектей қосылған ЕМЕС
DD1, DD2
логикалық элементтерден
(олар ИӘ элементін шығарады) жəне екі резистордан
R1, R2
тұрады
(13.13, а-сурет). Кірісіне кернеу береміз жəне оны ақырын жоғарыла-
тамыз. Ол логикалық бірлік деңгейіне жеткен кезде ИӘ логикалық эле-
менті өзінің күйін өзгертеді жəне оның шығысында логикалық бірлік
сигналы пайда болады. Енді кіріс кернеуін азайтамыз.
DD1
логикалық
элементінің кірісіне триггердің шығысынан қосымша кернеу келіп
түседі, шығысында нөлдік кернеуге қайтып келуі кірісіндегі аз кернеу
кезінде жүзеге асады. Триггер сипаттамасы (13.13, б-сурет) гистерезис
тұзағын еске салады. Шмит триггерлері механикалық түйіспесінен кер-
неудің жеткізілуімен əртүрлі схемаларда түйіспенің дірілдеуінің неғұр-
лым нақты іске қосылуы мен құбылыстарын жою үшін пайдаланылады.
Қандай да бір нысандармен қашықтықтан
басқаруды қамтамасыз
ету жиі қажет болады. Сонымен бірге байланыстың жеке каналын пай-
далану кез келген басқару тізбектері үшін көп жағдайда орынсыз. Сон-
дықтан бірнеше командалар беруге болатын байланыстың бір каналын
217
пайдалануға мүмкіндік беретін арнайы əдістер дайындалды. Басқару-
дың əрбір тізбегіне екілік сан түріндегі өзінің адресін меншіктейді. Бұл
адресті арнайы жүйеге енгізу басқарудың сəйкес тізбегін бірыңғай бай-
ланыс тізбегі каналына қосады.
13.14
-суретте байланыс каналына олардың сəйкес
А
жəне
В
адре-
стік нөмірлеріне басқару құрылғыларын қосуға мүмкіндік беретін қа-
рапайым жүйенің схемасы көрсетілген. Жүйеде бірразрядты адрес
қарастырылған (0 немесе 1). Егер 0 адресі енгізілсе, онда ЕМЕС
DD1
логикалық элемент шығысында ЖӘНЕ
DD2
логикалық элементінің бір
кірісіне берілетін логикалық бірлік шығады.
DD2
екінші
кірісі
А
ка-
налының
ақпарат көзімен, ал шығысы НЕМЕСЕ
DD3
логикалық эле-
ментімен байланысқан.
DD3
шығысындағы жəне ақпарат қабылдағыш
құрылғыға келіп түсетін сəйкес басқару каналындағы А сигналы ақпа-
раттық кірісіндегімен бірдей болады (логикалық нөл немесе бірлік).
Адрес каналы бойынша берілетін 0 адресі ЕМЕС
DD5
логикалық эле-
менті шығысында 1 сигналына айналады жəне ЖӘНЕ
DD6
логикалық
элементі
А
шығысындағы құрылғыны
А
ақпараттық кірісімен байланы-
стырады. Егер 1 адресі енгізілген болса, онда
В
ақпараттық кірісі
В
шығысымен байланысатындығына көз жеткізу қиын емес. Жіберілген
сигналды сақтау қажет болған жағдайда шығысына бірінші логикалық
бірлік кезінде қажетті құрылғыны қосатын, ал екіншіде – оны ажырата-
тын есептік триггерлерді қоюға болады
Енді екіразрядты адрес кезінде (00, 01, 10, 11) төрт кірісті басқа-
ру тізбектерін өзінің шығыстарымен байланысуын орындауға болады.
Әрине, сонымен бірге барлық жүйе жұмысын қамтамасыз ететін ло-
гикалық элементтер саны көбейеді. Мұндай жағдайдағы өндіріс үшін
құрамына əртүрлі логикалық элементтер кіретін арнайы микросхемалар
(мультиплексорлар жəне демультиплексорлар) шығарылады. Мұндай
микросхемаларды пайдалану қағидалары 13.15-суретте түсіндіріледі.
Қарастырылып отырған жүйеде төрт ақпараттық сигнал (
А, B, C, D
)
жəне екіразрядты екілік адрес пайдаланылады.
Жіберуші жағындағы
мультиплексор адреске сəйкес ақпарат көзі бар бір ақпараттық кірісін
13.14-сурет. Басқарудың екі каналды жүйесінің схемасы
218
13.15-сурет. Мультиплексорды жəне демультиплексорды пайдаланушы
басқару жүйесінің схемасы
ақпараттық каналға қосады. Қабылдағыш жағында ақпараттық канал-
дан келетін сигнал жəне адрес каналынан адрес келіп түсетін демуль-
типлексор болмайды. Алынған адреске сəйкес демультиплексор ақпа-
раттық каналды
А, В, С, D
шығыстарының бірімен байланыстырады.
Осылайша ақпарат көзімен сəйкес шығыстарының, яғни
А
с
А, В
с
В
жəне т.б. байланысы орнайды.
Қарастырылған схемада адрес параллельді түрдегі деп аталатын екі
канал бойынша жіберіледі. Екілік санды жіберудің параллельді түрін
тізбектіге өзгертуге болады (ол үшін арнайы схемалар болады). Бұл
жағдайда адресті жіберу үшін тек бір канал жеткілікті. Көптеген муль-
типлексорларда басқару кірісі қарастырылған.
Оған логикалық бірлік
беру кезінде ақпараттық канал жұмысы тоқтатылады.
Достарыңызбен бөлісу: 
