Эем-нің негізгі функционалдық элементтері, I бөлім

7
Сурет1.2 Үш кірісті  дешифратордың  5-ші  шығысында  сигналдың пайда  болуының
құрылымдық схемасы
Келтірілген нобайдан түрлендіру логикасын тек 2 элемент қана орындайтыны көрініп
тұр,  бұл  кезде  1-ші  элемент x
1
сигналының инверсиясын  алу үшін қызмет  етеді,  ал  3-ші
элемент  2-ші  элементтен  алынған  функцияның инверсиялық мәнін  тураға  түрлендіреді.
Көптеген  сақтау  элементтері,  мысалы,  триггелік  схемалар,  сигналды  парафазалық код
түрінде  алуға  мүмкіндік  береді,  яғни  екі  шығысты  болады,  біреуінде  сигнал  тура,  ал
екіншісінде  инверсиялық мән.  Бұл – схемадағы  1-ші  элементті  алып  тастауға  мүмкіндік
береді.  Егер  шығыс  сигналдарының мәндері  1.1  кестесінде  келтірілгенге қатысты
инверсиялық түрде  болады  деп  болжасақ, онда  3-ші  элементтің  қажетті  болмайды.
Шынайы  интегралды  микросхемалардың көбінде  инверсиялық шығысты  дешифраторлар
жүзеге асырылған. Мұндай дешифратордың белгіленуі 1.3 суретте көрсетілген.
Сурет1.3Инверсиялық шығысты дешифратордың шартты графикалық белгіленуі
Мұндай дешифратордың шығыстарында құрамында бір нөл және тек бір ғана нөл бар
унитарлы код пайда болады. Мысалы, егер кіріс сигналы 110
2
=6
10
болса, онда 1.3 суретте
келтірілген дешифратордың шығыстары  10111111 қалпында  болады,  яғни  6  шығысы
басқа шығыстардан өзгеше мәнге ие болады.
Дешифраторлар әртүрлі компьютерлердің құрылымдарында кеңінен қолданылады. Ең
алдымен,  олар  есте  сақтау құрылғысының ақпаратты  жазу  немесе  оқу  кезінде
пайдаланылатын ұяшығын таңдау үшін қолданылады. Адрестік кодтар разрядтарының бір
бөлігі 
бөлек 
интегралдық
схема 
жүзінде 
орындалған 
дешифраторлармен
дешифраторлануы  мүмкін,  ал  разрядтардың басқа  бөлігі  (әдетте  кіші  бөлігі)  есте  сақтау
құрылғысының  үлкен  интегралдық схемасына
тікелей қосылған  дешифраторлардың
көмегімен  дешифраторланады.  Сондай-ақ дешифраторлар  басқару құрылғыларында
операцияның орындалуын  анықтау үшін,  импульстерді  тарату құрылғыларын  жасауда
және де басқа блоктарда қолданыс табуда.
Шифраторлар
Шифратор – 2
n
кірісі  бар  және n шығысы  бар,  функциялары  көбіне  дешифратор
функцияларына қарсы  келетін  схема  (1.4  сурет).  Бұл  комбинациялық схема өзінің
кірісіндегі унитарлық кодқа сәйкес шығысында позициялық код құрастырады (1.2 кесте).
Сурет 1.44 кірісті шифратордың шартты графикаық белгіленуі
7
Сурет1.2 Үш кірісті  дешифратордың  5-ші  шығысында  сигналдың пайда  болуының
құрылымдық схемасы
Келтірілген нобайдан түрлендіру логикасын тек 2 элемент қана орындайтыны көрініп
тұр,  бұл  кезде  1-ші  элемент x
1
сигналының инверсиясын  алу үшін қызмет  етеді,  ал  3-ші
элемент  2-ші  элементтен  алынған  функцияның инверсиялық мәнін  тураға  түрлендіреді.
Көптеген  сақтау  элементтері,  мысалы,  триггелік  схемалар,  сигналды  парафазалық код
түрінде  алуға  мүмкіндік  береді,  яғни  екі  шығысты  болады,  біреуінде  сигнал  тура,  ал
екіншісінде  инверсиялық мән.  Бұл – схемадағы  1-ші  элементті  алып  тастауға  мүмкіндік
береді.  Егер  шығыс  сигналдарының мәндері  1.1  кестесінде  келтірілгенге қатысты
инверсиялық түрде  болады  деп  болжасақ, онда  3-ші  элементтің  қажетті  болмайды.
Шынайы  интегралды  микросхемалардың көбінде  инверсиялық шығысты  дешифраторлар
жүзеге асырылған. Мұндай дешифратордың белгіленуі 1.3 суретте көрсетілген.
Сурет1.3Инверсиялық шығысты дешифратордың шартты графикалық белгіленуі
Мұндай дешифратордың шығыстарында құрамында бір нөл және тек бір ғана нөл бар
унитарлы код пайда болады. Мысалы, егер кіріс сигналы 110
2
=6
10
болса, онда 1.3 суретте
келтірілген дешифратордың шығыстары  10111111 қалпында  болады,  яғни  6  шығысы
басқа шығыстардан өзгеше мәнге ие болады.
Дешифраторлар әртүрлі компьютерлердің құрылымдарында кеңінен қолданылады. Ең
алдымен,  олар  есте  сақтау құрылғысының ақпаратты  жазу  немесе  оқу  кезінде
пайдаланылатын ұяшығын таңдау үшін қолданылады. Адрестік кодтар разрядтарының бір
бөлігі 
бөлек 
интегралдық
схема 
жүзінде 
орындалған 
дешифраторлармен
дешифраторлануы  мүмкін,  ал  разрядтардың басқа  бөлігі  (әдетте  кіші  бөлігі)  есте  сақтау
құрылғысының  үлкен  интегралдық схемасына
тікелей қосылған  дешифраторлардың
көмегімен  дешифраторланады.  Сондай-ақ дешифраторлар  басқару құрылғыларында
операцияның орындалуын  анықтау үшін,  импульстерді  тарату құрылғыларын  жасауда
және де басқа блоктарда қолданыс табуда.
Шифраторлар
Шифратор – 2
n
кірісі  бар  және n шығысы  бар,  функциялары  көбіне  дешифратор
функцияларына қарсы  келетін  схема  (1.4  сурет).  Бұл  комбинациялық схема өзінің
кірісіндегі унитарлық кодқа сәйкес шығысында позициялық код құрастырады (1.2 кесте).
Сурет 1.44 кірісті шифратордың шартты графикаық белгіленуі
7
Сурет1.2 Үш кірісті  дешифратордың  5-ші  шығысында  сигналдың пайда  болуының
құрылымдық схемасы
Келтірілген нобайдан түрлендіру логикасын тек 2 элемент қана орындайтыны көрініп
тұр,  бұл  кезде  1-ші  элемент x
1
сигналының инверсиясын  алу үшін қызмет  етеді,  ал  3-ші
элемент  2-ші  элементтен  алынған  функцияның инверсиялық мәнін  тураға  түрлендіреді.
Көптеген  сақтау  элементтері,  мысалы,  триггелік  схемалар,  сигналды  парафазалық код
түрінде  алуға  мүмкіндік  береді,  яғни  екі  шығысты  болады,  біреуінде  сигнал  тура,  ал
екіншісінде  инверсиялық мән.  Бұл – схемадағы  1-ші  элементті  алып  тастауға  мүмкіндік
береді.  Егер  шығыс  сигналдарының мәндері  1.1  кестесінде  келтірілгенге қатысты
инверсиялық түрде  болады  деп  болжасақ, онда  3-ші  элементтің  қажетті  болмайды.
Шынайы  интегралды  микросхемалардың көбінде  инверсиялық шығысты  дешифраторлар
жүзеге асырылған. Мұндай дешифратордың белгіленуі 1.3 суретте көрсетілген.
Сурет1.3Инверсиялық шығысты дешифратордың шартты графикалық белгіленуі
Мұндай дешифратордың шығыстарында құрамында бір нөл және тек бір ғана нөл бар
унитарлы код пайда болады. Мысалы, егер кіріс сигналы 110
2
=6
10
болса, онда 1.3 суретте
келтірілген дешифратордың шығыстары  10111111 қалпында  болады,  яғни  6  шығысы
басқа шығыстардан өзгеше мәнге ие болады.
Дешифраторлар әртүрлі компьютерлердің құрылымдарында кеңінен қолданылады. Ең
алдымен,  олар  есте  сақтау құрылғысының ақпаратты  жазу  немесе  оқу  кезінде
пайдаланылатын ұяшығын таңдау үшін қолданылады. Адрестік кодтар разрядтарының бір
бөлігі 
бөлек 
интегралдық
схема 
жүзінде 
орындалған 
дешифраторлармен
дешифраторлануы  мүмкін,  ал  разрядтардың басқа  бөлігі  (әдетте  кіші  бөлігі)  есте  сақтау
құрылғысының  үлкен  интегралдық схемасына
тікелей қосылған  дешифраторлардың
көмегімен  дешифраторланады.  Сондай-ақ дешифраторлар  басқару құрылғыларында
операцияның орындалуын  анықтау үшін,  импульстерді  тарату құрылғыларын  жасауда
және де басқа блоктарда қолданыс табуда.
Шифраторлар
Шифратор – 2
n
кірісі  бар  және n шығысы  бар,  функциялары  көбіне  дешифратор
функцияларына қарсы  келетін  схема  (1.4  сурет).  Бұл  комбинациялық схема өзінің
кірісіндегі унитарлық кодқа сәйкес шығысында позициялық код құрастырады (1.2 кесте).
Сурет 1.44 кірісті шифратордың шартты графикаық белгіленуі