Педагогика технологиялар институты б. К. Казбекова

56 

 

жылдамдықтары  ӛте  жӛғару  болатын  супер  компьютерлерде  шығару  кезіндегі 

басты  сұрақтардың  бірі  бұл  барлық  сұраныстарды  қанағаттандыра  алатын 

бірнеше шиналардың жүйесін құру болып табылады. 

       Шиналарды  жасау  барысында  туындайтын  кӛптеген  қиындықтардың 

себептерінің  бірі  шинаның  максималды  жылдамдығы  ең  бастысы  физикалық 

факторлармен:  шинаның  ұзындығы  мен  және  жалғанған  құрылғылар  санымен 

(демек,  шинаға  түсер  ауырлықпен)  лимитицаялатындығында.  Бұл  физикалық 

шектеулер  шинаны  ӛз  бетінше  жылдамдатуға  мүмкіндік  бермейді. 

Енгізу/шығару  жүйесінің тез  әрекетіне  (аз  тұру)    деген  және  жоғары  ӛтімділік 

мүмкіндігіне  деген  талаптар  қарама  қайшы  болып  табылады.  Қазіргі  ірі 

жүйелерде әр біреуі түрлі іштей жүйелердің ӛзара әрекетін жеңілдетуді, жоғары 

ӛтімділік  қабілеттілігін,  толықтықты  (бастарту  тұрақтылығын  үлкейту  үшін)  

және  тиімділікті  (эффективность)  қамтамассыз  ететін  ӛзара  байланысты 

шиналардың тұтас комплексі қолданылады. 

       Шинаны  жасау  бірқатар  қосымша  мүмкіндіктердің  іске  асуымен 

байланысты.  Қандай  да  бір  мүмкіндікті  таңдау  шешімі  бағаның  мақсаттық 

кӛрсеткіштері  мен  ӛнімділікке  тәуелді  болады.  Алғашқы  үш  мүмкіншіліктер 

шынайы 

болып  табылады:  адрестер  мен  мәліметтердің  бӛлек  сызықтары, 

барынша  кең  (үлкен  разрядтылыққа  ие)    мәліметтер  шиналары  мен  тобты 

тасымалдау  (бірнеше  сӛздерді  тасымалдау)  режимдеры  бағаны  ӛсіру  есебінен 

ӛнімділікті ӛсіруді береді. 

       Шинаның  негізгі  құрылғысы  –  бұл,  оқу  немесе  жазу  транзакцияларын 

инициялай  алатын  құрылғы.  Мысалы,  ОП  әрқашанда  шинаның  басты 

құрылғысы болып табылады. Егер бірнеше ОП бар болса немесе енгізу/шығару 

құрылғылары  шинада  транзакцияларды  инициировать  ете  алса,  онда  шинада  

бірнеше  басты  құрылғылар  болады.  Егер  бірнеше  осындай  құрылғылар  болса, 

онда келесі кезекте кім шинаны ұстап қалатынын шешу үшін арбитраж схемасы 

қажет.  Арбитраж  кӛбіне  белгіленген  приоритеті  бар  схемаға,  не  негізгі 

құрылғының  қайсысы  шинаны  ұстап  қалатынын  кездейсоқ  түрде  анықтайтын 

барынша  ―әділетті‖ схемаға негізделген. 

       

Bus Mastering – процессордың қатысуынсыз сыртқы құрылғының шинаны 

ӛз  бетімен  басқару  (мәліметтерді  тасымалдау,  бұйрықтар  мен  басқару 

сигналдарын шығару) қабілетті. Алмасу уақытында құрылғы шинаны іліп алып 

басты    немесе  бастаушы  (master)  құрылғы  болады.  Бұндай  жол  кӛбіне  бір 

қуыстағы  екі  құрылғылар  арасында  мәліметтер  мен/немесе  бұйрықтарды 

жіберу  операцияларынан  процессорды  босату  үшін  қолданады.  Bus  Mastering-

тің  жеке  жағдайы  болып,  процессордан  тыс  мәліметтер  жіберуді  қамтамассыз 

ететін  DMA  табылады;  РС-ның  классикалық  архитектурасында  мұныменен 

барлық құрылғыларға ортақ DMA контроллері айналысады. Әр  Bus Mastering-

құрылғының  осындай  контроллері  болады,  бұл  деген,  ӛз  кезегінде,  DMA- 

каналдарын  бӛлістіру  проблемаларынан  арылуға  және  DMA-  контроллердің 

стандартынан шектеуінен (16- разрядтылық, тек ғана алғашқы 16 Мб ОЗУ –ды 

адрестеуі, тӛменгі жылдамдық және т.с.с.)ӛтуге мүмкіндік береді. 

57 

 

жүктеу 1,77 Mb.

Достарыңызбен бөлісу: